美国俄亥俄州赖特-帕特森空军基地的空军研究实验室发布了宽带相控阵专用集成电路（ASIC）项目的需求信息（RFI-RQKS-2013-0001），以期实现宽带射频具有阵列波束形成器功能的数字相位ASIC。射频数字波束形成器的工作频率为2〜18GHz，支持8个用户通过64个通道同时收发数据，可以生成脉冲描述字（PDW），提供高速数据接口，生成任意波形并执行单元级梁形式。
当前的实现方案基于商用现货（COTS）数据转换器和现场可编程门阵列（FPGA），它们通过使用16X64辐射元件和每列的无源组合来形成数字通道化系统。 FPGA提供通道间校准，相位一致性以及生成脉冲描述字的功能。
安装在机架式机箱中的数字处理后端功耗约为800w。为了满足对元级数字波速形成数据的不断增长的需求，空军希望开发一种定制的ASIC，以在拼接成系统级数据之前生成大量的元级和列级数据。
在保持相位一致性的同时，ASIC将根据每个用户的需求提供元级加权系数。为每个节点提供一个高频时钟；为与最终用户的接口提供聚合芯片。
研究人员说，在该项目中，相控阵天线，相控阵系统电源管理，散热和散热，无源组合，接收器，发射器和数据转换器将不包括在研究内容中；该项目的主要考虑因素包括：天线阵列间距为0.5英寸，节点以主从配置进行组织，超过10 Gbit / s的高速低压差分信号，每8个用户可以跟踪和接收6个感兴趣的信号，通道间增益和相位协同校准功能。
当前的实现方案基于商用现货（COTS）数据转换器和现场可编程门阵列（FPGA），它们通过使用16X64辐射元件和每列的无源组合来形成数字通道化系统。 FPGA提供通道间校准，相位一致性以及生成脉冲描述字的功能。
安装在机架式机箱中的数字处理后端功耗约为800w。为了满足对元级数字波速形成数据的不断增长的需求，空军希望开发一种定制的ASIC，以在拼接成系统级数据之前生成大量的元级和列级数据。
在保持相位一致性的同时，ASIC将根据每个用户的需求提供元级加权系数。为每个节点提供一个高频时钟；为与最终用户的接口提供聚合芯片。
研究人员说，在该项目中，相控阵天线，相控阵系统电源管理，散热和散热，无源组合，接收器，发射器和数据转换器将不包括在研究内容中；该项目的主要考虑因素包括：天线阵列间距为0.5英寸，节点以主从配置进行组织，超过10 Gbit / s的高速低压差分信号，每8个用户可以跟踪和接收6个感兴趣的信号，通道间增益和相位协同校准功能。