“ 2020技术和电路专题讨论会（VLSI 2020 Symposium）”被称为“技术和电路专题讨论会2020”。讲座于2020年6月15日至18日（美国时间，第二天为日本时间）举行，但实际上所有讲座都录制了视频。
您可以在2020年8月底之前免费观看此会议。如果您像过去一样在酒店场所举行会议，则只能参加许多平行会议中的一个。
但是，以视频点播的形式，您可以根据需要观看所有会议。这样做需要很长时间，因此，应许多与会者的要求，付费会议注册者的视频观看时间已延长了大约两个月，直到八月底。
在此VLSI研讨会中，总共有86个过程研讨会，110个电路研讨会以及总共约200篇论文。在本技术研讨会上，与内存有关的会议最多，并且针对每种存储器类型（例如NAND / NOR / PCM，RRAM，RRAM，FeRAM，STTMRAM和下一代MRAM）举行会议，涵盖高级设备/过程，先进的SiCMOS，先进的技术，Ge / SiGe器件，用于量子计算的器件和新的器件领域。
此外，还有3个与3D堆叠包装有关的会议。接下来，我想在这200多个讲座中选择并介绍一些备受赞誉的论文和讲座。
首先，我想介绍比利时IMEC的BPR流程，然后是法国Leti和IBM关于先进CMOS技术领域的讲座。 IMEC的5nm及以下尖端工艺的BPR技术，来自比利时独立研究所imec的研究人员报告了在FinFET工艺中增加掩埋电源线（BPR）的实验结果。
这项技术被定位为5纳米及以下制程的重要技术。他们使用钨作为电源线的材料，并且已经证实该技术对晶体管的性能没有影响。
此外，通过使用钌（Ru）连接到埋藏的钨布线的通孔，还证实了它在4MA / cm2和330°C的条件下可以承受超过320小时的电迁移应力。 ，表明钌是最技术上首选的候选材料。
图1，IMEC实时演示文稿屏幕快照图2，BRP的TEM图像，其中鳍间距为45nm，鳍和BPR之间的最小距离约为6nm。 Leti宣布在栅极（GAA）纳米片晶体管周围推出7层纳米片GAA晶体管。
有效沟道宽度很大，因此其性能优于FinFET。法国国家电子技术研究所（CEA-LETI-MINATEC）的研究人员讨论了在增加每个有效通道的宽度以改善设备性能与制造工艺复杂性之间进行权衡的问题。
他们用RMG工艺金属栅极，Innerspacer和自对准触点制成了首个七层GAA纳米片晶体管原型。制成的晶体管具有出色的沟道电控制能力和极高的电流驱动能力，其饱和电流是两层堆叠纳米片GAA晶体管的饱和电流的三倍（当VDD = 1V时为3mA /μm）。
图3. 7层纳米片GAA晶体管的TEM图像。 IBM报告了用于高级CMOS的AirGap栅极侧壁技术。
业界早已认识到，使用AirGap作为晶体管栅极侧壁上绝缘膜隔离层的一部分将减少寄生电容的有效方法。 IBM研究人员报告了一种改进的Airgap侧壁技术，该技术与具有自对准接触（SAC）技术和COAG技术的FinFET晶体管兼容。
在新的集成方法中，AirGap是在形成MOL触点（SAC和COAG）之后形成的，并且无论晶体管的结构如何都可以形成AirGap，这使得技术应用空间非常广泛。在该技术将有效电容（Ceff）降低15％的假设下，计算表明，使用该技术的7nm工艺在功率和性能方面将优于5nm工艺。
图4（a）是3D概念图，（b）在SAC和COAG之后形成有气隙的FinFETTEM图像。图5，AirGapSpacer的处理流程图，从编辑器的相应演示中获取。
以下是对应的演示IMECCEA-LetiIBM。
您可以在2020年8月底之前免费观看此会议。如果您像过去一样在酒店场所举行会议，则只能参加许多平行会议中的一个。
但是，以视频点播的形式，您可以根据需要观看所有会议。这样做需要很长时间，因此，应许多与会者的要求，付费会议注册者的视频观看时间已延长了大约两个月，直到八月底。
在此VLSI研讨会中，总共有86个过程研讨会，110个电路研讨会以及总共约200篇论文。在本技术研讨会上，与内存有关的会议最多，并且针对每种存储器类型（例如NAND / NOR / PCM，RRAM，RRAM，FeRAM，STTMRAM和下一代MRAM）举行会议，涵盖高级设备/过程，先进的SiCMOS，先进的技术，Ge / SiGe器件，用于量子计算的器件和新的器件领域。
此外，还有3个与3D堆叠包装有关的会议。接下来，我想在这200多个讲座中选择并介绍一些备受赞誉的论文和讲座。
首先，我想介绍比利时IMEC的BPR流程，然后是法国Leti和IBM关于先进CMOS技术领域的讲座。 IMEC的5nm及以下尖端工艺的BPR技术，来自比利时独立研究所imec的研究人员报告了在FinFET工艺中增加掩埋电源线（BPR）的实验结果。
这项技术被定位为5纳米及以下制程的重要技术。他们使用钨作为电源线的材料，并且已经证实该技术对晶体管的性能没有影响。
此外，通过使用钌（Ru）连接到埋藏的钨布线的通孔，还证实了它在4MA / cm2和330°C的条件下可以承受超过320小时的电迁移应力。 ，表明钌是最技术上首选的候选材料。
图1，IMEC实时演示文稿屏幕快照图2，BRP的TEM图像，其中鳍间距为45nm，鳍和BPR之间的最小距离约为6nm。 Leti宣布在栅极（GAA）纳米片晶体管周围推出7层纳米片GAA晶体管。
有效沟道宽度很大，因此其性能优于FinFET。法国国家电子技术研究所（CEA-LETI-MINATEC）的研究人员讨论了在增加每个有效通道的宽度以改善设备性能与制造工艺复杂性之间进行权衡的问题。
他们用RMG工艺金属栅极，Innerspacer和自对准触点制成了首个七层GAA纳米片晶体管原型。制成的晶体管具有出色的沟道电控制能力和极高的电流驱动能力，其饱和电流是两层堆叠纳米片GAA晶体管的饱和电流的三倍（当VDD = 1V时为3mA /μm）。
图3. 7层纳米片GAA晶体管的TEM图像。 IBM报告了用于高级CMOS的AirGap栅极侧壁技术。
业界早已认识到，使用AirGap作为晶体管栅极侧壁上绝缘膜隔离层的一部分将减少寄生电容的有效方法。 IBM研究人员报告了一种改进的Airgap侧壁技术，该技术与具有自对准接触（SAC）技术和COAG技术的FinFET晶体管兼容。
在新的集成方法中，AirGap是在形成MOL触点（SAC和COAG）之后形成的，并且无论晶体管的结构如何都可以形成AirGap，这使得技术应用空间非常广泛。在该技术将有效电容（Ceff）降低15％的假设下，计算表明，使用该技术的7nm工艺在功率和性能方面将优于5nm工艺。
图4（a）是3D概念图，（b）在SAC和COAG之后形成有气隙的FinFETTEM图像。图5，AirGapSpacer的处理流程图，从编辑器的相应演示中获取。
以下是对应的演示IMECCEA-LetiIBM。